PAT-NO:

JP362272546A

DOCUMENT-IDENTIFIER: JP 62272546 A

TITLE:

FILM CARRIER FOR SEMICONDUCTOR

DEVICE

PUBN-DATE:

November 26, 1987

INVENTOR-INFORMATION:

NAME SATO, HIDEAKI SUZUKI, KATSUMI ISHIKAWA, TETSUO YAMAGISHI, RYOZO

ASSIGNEE-INFORMATION:

NAME

HITACHI CABLE LTD

COUNTRY

N/A

APPL-NO: JP61115746

APPL-DATE: May 20, 1986

INT-CL (IPC): H01L021/60

US-CL-CURRENT: 29/827

### ABSTRACT:

PURPOSE: To obtain a film carrier for a semiconductor device which is improved in the reliability while reducing its manufacturing cost by forming at least one layer of a bump by plating on the end parts of leads.

CONSTITUTION: A conductor film of a desired pattern is bonded onto a flexible insulating film 2, and at least one layer of a

bump 7 is formed by plating on the end part 6 of the leads 5 of a film carrier 2 for a semiconductor device formed with the leads 5. For example, the bump 7 is formed by plating on a part of an electrode 10 to be bonded, formed on an IC chip 9 of the inner leads 6. The bump metal employs, for example, a metal having soft and high ductility and corrosion resistance such as Au, Au alloy, Cu, Cu alloy, Sn, Pb-Sn, etc. The bump 7 is not limited to a metal plating of single layer, may be formed of metal plating of multilayers, or formed of a Cu-plated layer 71 for forming the base of the bump and an Au-plated layer 8 for enclosing the layer 71.

COPYRIGHT: (C) 1987, JPO&Japio

## ⑲ 日本国特許庁(JP)

① 特許出願公開

## ⑩ 公開特許公報(A) 昭62-272546

⑤Int.Cl.⁴

識別記号

庁内整理番号

母公開 昭和62年(1987)11月26日

H 01 L 21/60

6918-5F

審査請求 未請求 発明の数 1 (全6頁)

の発明の名称

半導体装置用フィルムキヤリア

❷出 願 昭61(1986)5月20日

 ⑦発明者
 里 英 昭

 ⑦発明者
 鈴木 勝 美

 ⑦発明者
 石川 哲 夫

 ⑦発明者
 山岸 良三

土浦市木田余町3550番地 日立電線株式会社金属研究所内 土浦市木田余町3550番地 日立電線株式会社金属研究所内 土浦市木田余町3550番地 日立電線株式会社金属研究所内

土浦市木田余町3550番地 日立電線株式会社金属研究所内

東京都千代田区丸の内2丁目1番2号

①出 願 人 日立電線株式会社 ②代 理 人 弁理士 渡辺 望稔

頭 網 奪

#### 1. 発明の名称

\*学導体装置用フィルムキャリア

## 2. 特許請求の範囲。

(1)可とう性絶縁フィルム上に所望のパターン の導体膜を貼着し、リードを形成してなる半導体 装置用フィルムキャリアにおいて、

前記リードの先端部分にめっきにより少なくとも一層のバンプを形成してなることを特徴とする 半導体装置用フィルムキャリア。

#### 3. 発明の詳細な説明

## <産業上の利用分野>

本発明は、マルチチップLSIやICカード等の製造に適用することが好遇な、フィルムキャリア方式による半導体素子の実装技術に係り、特にインナーリードボンディングのためのバンブを導体膜側に形成したフィルムキャリアに関する。

## <従来の技術>

半導体素子の実装技術においては、自動化によ、 る量産性の向上、バッケーシの確构化、および フィルムの可とう性を利用した立体的な実装の実 現等の利点を有するフィルムキャリア方式が往目 されている。

このフィルムキャリア方式は、長尺のスプロケットホール付きフィルムキャリアにワイヤレスポンディングにより半導体素子(以下ICチップという)を連続的に組み込んだものである。

この方式を更に詳しく説明すると、ICチップ上に形成された微小の電極にフィルムキャリア上の対応するインナーリードを、加熱されたボンディングツールにより熱圧者し、インナーリードボンディング(ギャングボンディング)を行う。この熱圧者操作は、ボンディングツールの上下運動、フィルムキャリアの送りおよびICチップを連動させることにより、連続的に行われる。

ここで、フィルムキャリアは、通常ポリイミド

樹脂、ポリエステル樹脂等の可とう性の絶縁フィルムにデバイスホールやスプロケットホール等の必要な貫通孔を打ち抜きにより形成し、そのフィルムに網箔を貼着し、次いで鉄網箔にフォトレジストを堕布、乾燥し所定パターンのフォトマスクを通して露光し、現像して所定のパターン形状のフォトレジスト層を形成した後、前記フォトレジスト層をマスクとしてエッチングを行い、所望の網箔パターンによるリードを形成する方法により製造される。

ところで、フィルムキャリア上の網絡によるインナーリードをICチップの電極(ALパッド)にポンディングするには、Au等のバンプ金属を介してポンディングがなされる。

第6図に示すように、通常このバンブ7は、 ICチップ9上の電極(A & バッド) 10上に密 着用金属や拡散バリヤ用金属等の多層金属膜 1 4 を介して形成されている。

しかるに、バンブの形成は、①ウエハ状態の ICチップに蒸着により多層金属膜を形成する工

着性を目的として1.3~1.6 μμ厚の金めっきを行うというものである。

しかし、この方法にけなのような欠さがある。 リードは、フィルムキャリアのデバイスホール内 に片持ち支持にて突出しているため、強度の確保 の点から比較的硬度の高い網絡を用いている。 従って上記インナーリードに同材料で一体的に形 成されたパンプ金属も硬質であり、インナーリー ドを熱圧者によりボンディングする際、ICチッ ブ上の電極等を損傷する危険性が高く、デバイス の信頼性の低下を招く。

逆に、上記欠点を避けるためにリードに硬度の低い網箔を用いると、リードとしての強度が不足し、然圧着によりボンディングする際リードが変形し易くなり、ボンディング位置のずれ等から結局デバイスの信頼性が低下する。

#### <発明が解決しようとする問題点>

本発明の目的は、上述した従来技術の欠点を解 消し、製造コストの低級を図りつつ、デバイスの 信頼性を向上することができる半導体装置用フィ 程、②感光性樹脂により所定のバターンを形成するフォトリソグラフ工程、③バンプ金属を形成するためのめっき工程、④不要部分の多層金属膜を除去するエッチング工程のように数多くの複雑な工程を経て行われる。

従って、高価な製造設備を必要とし、製造コストが高くなるとともに、製造工程の複雑化により 半導体集積回路素子に設計との誤差が生じ易くな り、信頼性が低下する。

また、バンブの形成はウエハ状態で行われ、これを切断して【Cチップとするため不良素子に対してもバンブが形成されることになり、高値なバンブ金属の浪費となるという欠点もある。

そこで、近年バンプをICチップ側の電極上に 形成するのではなく、フィルムキャリア側のイン ナーリードに形成する試みがなされている。この 方法は、米国のMESA Technology社によって 開発されたもので、網絡のインナーリードをハー フエッチングしてバンプ(突起)を形成し、その 上にICチップの電極(A 2 パッド)との接合密

ルムキャリアを提供することにある。

#### <問題点を解決するための手段>

このような目的を達成するために、本発明者は、鋭意研究の結果、リード側にバンプを形成した半導体装置用フィルムキャリアにおいて、リードの構成材料を変更することなく、インナーリードのポンディングを行う部分にめっきによりリードと異質な金属のバンプを形成することを見い出し、本発明に至った。

すなわち、本発明は、可とう性絶縁フィルム上に所望のパターンの導体膜を貼着し、リードを形成してなる半導体装置用フィルムキャリアにおいて、前記リードの先端部分にめっきにより少なくとも一層のパンプを形成してなることを特徴とする半導体装置用フィルムキャリアを提供するものである。

以下、本発明の半導体装置用フィルムキャリアを、透付図面に示す好適実施例について詳細に説明する。

第1図は、本発明の半導体装置用フィルムキャ

リアの部分平面図である。同図に示すように、フィルムキャリア 1 は、ポリイミド樹脂、ポリエチレン樹脂、ポリエステル樹脂、可とう性エポキシ樹脂等の樹脂類や、紙類等の可とう性、絶縁性を有する材料で構成されるフィルム 2 上に所望のパターンの連体膜(以下、典型例として網箔 5 につき説明する)が接着剤等により貼着されている

フィルムキャリア1には、中央部付近に【C チップ9をマウントするためのデバイスホール4 が形成されているとともに、両側端に沿ってフィ ルム送りのギヤー(スプロケット)がかみ込むた めのスプロケットホール3が形成されている。な お、フィルムキャリアは通常長尺物であるが、第 1 図には、1 個の【Cチップを装着する1 単位が 部分的に示されている。

このフィルムキャリア 1 のデバイスホール4の 周囲には、銅箔 5 によるリードが互いに電気的に 接続しないように形成されており、各リードの先 端部のインナーリード 6 は、フェイスアップで位

適である。

また、バンブ 7 は、上記第 2 図に示すような単一層の金属めっきで形成するものに限らず、第 3 図に示すように、多層の金属めっきにより形成したものでもよい。例えば、バンブの土台を構成するC u めっき層 7 1 と、これを被包する様い A u めっき層 8 で構成してもよい。

なお、この場合 C u めっき暦 7 1 は、インナー リードポンディング した際電極 (A & バッド) 1 0 を損傷しないように、教質の C u によるめっ き暦とするのがよい。

このようにバンブ 7 を多層金属めっきにより形成すれば、異なる金属のそれぞれの利点を併有することができ有利である。特にバンブ金属を C u めっき暦 7 1 とこれを被包する稼い A u めっき暦 8 で構成した場合には、導電性、ボンディングの密着性の点で有利な他、高値な A u の節約ともなり材料コストの面からも有利である。

以上述べた、パンプ7の突起の高さは、少なく ともインナーリード6がICチップと接触しない 置合せしてポンディングすることができるようデバイスホール内に突出している。このインナーリード6の先衛郎分がICチップ9上の対応する各電紙10にポンディングされる。

I C チップ上の各電極 1 0 の周囲には保護膜 1 1 が形成され、I C チップ 9 を保護している。 なお、リードを形成する導体膜は延銅箔に限らず、例えば C u - Z n 合金等の 網系合金の箔であってもよい。

また、導体膜の厚さも特に限定されない。

本発明では、第2図に示すように、各インナー リード 6 の L C チップ 9 上に形成された電極 (A 4 パッド) 1 0 にポンディングする部分に、 パンプ 7 がめっきにより形成されている。

このバンプ金鷹には、教質で、延性が高く、耐腐食性のある金属が好ましく、例えばAu、Au系合金、Cu、Cu系合金、Sn、Pb/Sn、等を挙げることができる。上記例示金属の内Auは、教質で、延性が高く、しかもA&バッドとの密着性が良いため、バンプ7の構成材料として好

高さが必要であり、通常は 1 5~ 2 0 m 程度とするのがよい。

また、パンプの形状も特に限定されない。

次に、本発明の半導体装置用フィルムキャリア の製造方法の一個を説明する。

本発明のフィルムキャリアは以下の手順により 製造される。

- ①可とう性絶縁フィルム2に打ち抜きにより所定のデバイスホール4およびスプロケットホール3を開孔形成する。
  - ②前記①のフィルムに銅箔を接着剤等により貼 巻する。
  - ③ 該網箔にフォトレジストを塗布、乾燥し、これに所定パターンのフォトマスクを装着して露光、現像することによりリードと同じパターンのフォトレジスト層を形成する。
  - ④前記③のフォトレジスト層をマスクとしてエッチングを行い、所望のパターンの網箱5を得る。すなわち、フィルム2上にリードが形成される。

⑤不要なフォトレジスト層を除去し、水洗等に より積浄化する。

⑥このフィルムキャリアの全面にポジ形フォト レジスト (例えば O F P R − 7 ) を塗布し、マ スキングによりインナーリードのバンブを形成 しようとする部分のみを露光し、現像して、第 4 図に示すようなパターンのレジスト暦 1 2 を 形成する。すなわち、バンブを形成する部分が 関口郎 1 3 となるようにレジスト暦 1 2 を形成 する。

の前記値の状態のフィルムキャリアに対し、没 前電気めっき法、無電解めっき法等の方法によ り例えばAuめっきを行う。これにより第5図 に示すようにインナーリード6の閉口部13の みにAuめっきがなされ、Auのパンプ 7 が形 成される。

前述した多層の金属めっきによりバンプを形成する場合には、まず、Cuめっきを行って閉口部13にバンプ7の土台となる軟質のCuめっき暦71を形成し、次いでAuめっきを

てエッチングし、28ピンCu箔バターンを形成した後、所定方法にてフォトレジストを除去した。

次いで、OFPRを再度塗布し、上記と同様の 方法にて、ビン先端から0.7 ■■付近の位置にバン ブ形成のための関口部を残したパターンのレジス ト層を形成した。

その後、電気めっき法にて、Auめっきを行い、前記各ピンの先端部に厚さ 20 mmの Au バンブを形成した。

レジスト層の除去後十分水洗し、乾燥した。

このようにして得られたパンプ付リードを有するフィルムキャリアを用いて、各リードを対応するICチップ上の電極にボンディングした結果、十分な接合強度が得られ、ICチップの破損も生じなかった。

#### (実施例2)

実施例1と同様の方法にて、28ビンC u 箱パターンを形成し、同様のパンプ形成のための関口 郎を残したパターンのレジスト間を形成した。 行ってその周囲を被包する稼いAuめっき層8 を形成することにより行う。

なお、単層または多層めっきによるバンブ金 属形成のためのめっき方法は、特に限定されな い。

⑧不要なレジスト暦12を剝離除去し、水洗等により清浄化する。

#### く実施例>

#### (実施例1)

ポリイミドフィルム (巾 3 5 mm、厚さ 1 2 5 mm)に、スタンピング法にてスプロケットホール およびデバイスホールを形成し、このフィルムに 3 5 mm 厚の圧延 C u 箱を接着した。

次に、Cu箱だけにフォトレジストOFPR(ボジ型)をロール法にて厚さ2~3 mm 塗布し、所定の条件にてブレベーク、露光、現像し、ポストベークし、28 ピン(ピン巾0.30 am )のリードを形成するためのレジストパターンを形成した。

その後、Cu箔にFeCA3 溶液をスプレーし

その後、電気めっき法にて、まず厚さ15mmの Cuをめっきし、次いで厚さ5mmのAuをめっき し、第3回に示すような二重金属めっき層のバン ブ(計20mm厚)を形成した。

レジスト層の除去後、十分水洗し、乾燥した。 このようにして得られたパンプ付リードを有す るフィルムキャリアを用いて、各リードを対応す る「Cチップ上の電極にポンディングした結果、 十分な接合強度が得られ、「Cチップの破損も生 になかった。

#### <発明の効果>

本発明の半導体装置用フィルムキャリアによれば、パンプをフィルムキャリアのリード側にめっきにより形成するため、従来、ICチップの電極側にパンプを形成していたのに比べ製造工程が簡素化され、これにより精度が高まりデバイスの信頼性が向上するとともに実装コストも低減する。

特に従来では I C チップに切断分離する前のウエハ状態でバンプの形成を行っていたため、不良 素子に対してもバンプが形成されることになり、 金のような高値なパンプ金属の浪費となっていたが、本発明ではこのようなことがなく、材料コストの低級が図れる。

また、本発明のフィルムキャリアは、ハーフエッチング等によりインナーリードにバンプを一体的に形成するものと異なり、リードの構成金属(例えば硬質の網箱)にかかわらず、バンブ金属として適した性質(例えばボンディング密着性やICチップ上の電極損傷防止のための飲質性)の金属を選択することができる。従ってリードに悪比響を与えることなく、ボンディング性能を向上させることが可能となり、デバイスの信頼性が向上する。

#### 4. 図面の簡単な説明

第1図は、本発明の半導体装置用フィルムキャリアの部分平面図である。

第2図は、本発明の半導体装置用フィルムキャリアのインナーリードをICチップの電極にボンディングする部分を示す部分側面断面図である。

第3図は、バンブを多層の金属めっきで構成し

- 1 1・・・・保護膜、
- 1 2・・・・レジスト層、
  - 1 3 · · · · 閉口部、
  - 1 4 · · · · 多層金属膜

た場合のインナーリード部の部分側面断面図であ

第4図および第5図は、本発明の半導体装置用フィルムキャリアの製造工程を示すインナーリード部の側面断面図である。

第6図は、従来のバンプ金属付 I C チップとフィルムキャリアのインナーリードとを示す部分 側面断面図である。

## 符号の説明

1・・・・フィルムキャリア、

2・・・・フィルム、

3・・・・スプロケットホール、

4・・・・デバイスホール、

5・・・・網箱(リード)、

6・・・・インナーリード、


7・・・・・バンプ、


7 1····Cuめっき層、


8・・・・A u めっき層、

9・・・・1 Cチップ、

, 0····電極(A L パッド)、







# 特開昭62-272546(8)

